Calcolatori Elettronici (2018-2019)

Prova d'esame del 19 Luglio 2019

Domanda 1 Risposta non ancora data Punteggio max.: 1	Rappresentare il numero -7 nel sistema di rappresentazione in eccesso a 16 su 5 bit. Fornire il risultato come sequenza di 5 bit, senza spazi. Risposta:
Domanda 2 Risposta non ancora data Punteggio max.: 1	Rappresentare il numero +9 nel sistema di rappresentazione in complemento a uno su 6 bit. Fornire il risultato come sequenza di 6 bit, senza spazi. Risposta:
Informazione	Si consideri una notazione binaria in virgola mobile a 8 bit denominata VM, di cui (nell'ordine da sinistra a destra) si usa 1 bit per il segno (0=positivo, 1=negativ 4 bit per l'esponente, che è rappresentato in eccesso a 8 e nel quale le configurazioni con tutti 1 e con tutti 0 riservate, e i rimanenti 3 bit per la parte decimale della mantissa, che è normalizzata tra 1 e 2.
Domanda 3 Risposta non ancora data Punteggio max.: 2	Rappresentare il numero decimale -7 nella notazione VM. Fornire il risultato come sequenza di 8 bit, senza spazi. Risposta:
Domanda 4 Risposta non ancora data Punteggio max.: 2	Rappresentare nella notazione VM il numero che nel sistema in complemento a due è rappresentato dalla stringa esadecimale 1F. Fornire il risultato come sequenza di 8 bit, senza spazi. Risposta:
Domanda 5 Risposta non ancora data Punteggio max.: 2	Indicare l'eventuale errore assoluto che si commette al punto precedente. Risposta:

Informazione	Rispondere alle seguenti domande relative ai meccanismi di rilevazione e correzione di errore dei codici binari.	
Domanda 6 Risposta non ancora data Punteggio max.: 1	Qual'è la distanza di Hamming minima necessaria in un codice per correggere 1 errore di 1 bit? Risposta:	
Domanda 7 Risposta non ancora data Punteggio max.: 1	Che distanza di Hamming minima è necessaria in un codice per rilevare 4 errori di 1 bit? Risposta:	
Domanda 8 Risposta non ancora data Punteggio max.: 1	Quanti bit di controllo è necessario aggiungere a un codice di lunghezza 5 per rilevare errori singoli? Risposta:	
Domanda 9 Risposta non ancora data Punteggio max.: 1	Quanti errori su bit è possibile correggere nel codice composto dalle codifiche 001, 010 e 100? Risposta:	
Informazione	Si consideri un programma che utilizza le variabili X e Y ciascuna delle quali richiede 4B per essere memorizzate. Complessivamente, X viene u istruzioni, Y in 100. Il programma viene eseguito su un microprocessore che dispone di una cache con tempo di accesso di 2 nsec e una mem accesso di 20 nsec. Si assuma i trasferimenti tra memoria a cache avvengano in blocchi di 64B e che X e Y siano allocate in blocchi diversi de Rispondere alle domande che seguono.	oria con tempo di
Domanda 10 Risposta non ancora data Punteggio max.: 1	Indicare la percentuale di successo nell'accesso alla cache (cache hit ratio) per la variabile X nel formato: x% Risposta:	

Domanda 11 Risposta non

Indicare la percentuale di successo nell'accesso alla cache per la variabile Y nel formato: x%

ancora data

Punteggio max.: 1

Risposta:

Domanda 12	Indicare il tempo medio di accesso alla variabile X, espresso in nanosecondi.
Risposta non ancora data	Pinnella
Punteggio max.: 1	Risposta:
Funteggio max 1	
12	Indiana II have a secondar a consideration of the secondary of the second secondary of the
Domanda 13 Risposta non	Indicare il tempo necessario al secondo accesso alla variabile Y, espresso in nanosecondi.
ancora data	Risposta:
Punteggio max.: 1	
Domanda 14	Fornire lo schema di un circuito combinatorio che implementa un decrementatore/incrementatore. Tale circuito un segnale di controllo (C), 1 ingresso a 4
Risposta non	bit (A=A1A2A3A4) e 1 uscita a 4 bit (B=B1B2B3B4). Quando C=0 in uscita c'è A+1. Quando invece C=1 in uscita c'è A-1. E' possibile utilizzare componenti
ancora data	predefiniti noti quali decodificatori e full adder. Realizzare il circuito con Logisim e descrivere brevemente nello spazio sottostante il suo funzionamento.
Punteggio max.: 10	
	Paragrafo Paragrafo
	Percorso: p
	Dimensione massima per i file nuovi: 1.5GB, numero massimo di allegati: 2
	File
	File
Informazione	File
Informazione	File Per caricare file, trascinali e rilasciali qui.
Informazione	File Per caricare file, trascinali e rilasciali qui. Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e
Informazione	File Per caricare file, trascinali e rilasciali qui. Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e
Informazione	File Per caricare file, trascinali e rilasciali qui. Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e
Informazione	File Per caricare file, trascinali e rilasciali qui. Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e
	File Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ.
Domanda 15	File Per caricare file, trascinali e rilasciali qui. Per caricare file, trascinali e rilasciali qui. Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e
	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che
Domanda 15 Risposta non	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che
Domanda 15 Risposta non ancora data	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data Punteggio max.: 2	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data Punteggio max.: 2	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.
Domanda 15 Risposta non ancora data Punteggio max.: 2	Esercizio su bus. Si consideri un bus sincrono che lavora a 100 Mhz con linee separate per dati e indirizzi dotato dei segnali di controllo MREQ, RD e WAIT e una memoria con un tempo di risposta di 15 nsec dal momento in cui viene asserito MREQ. In condizioni ideali, per quanto tempo deve essere asserito il segnale di WAIT per garantire una lettura in memoria? Esprimere il risultato con un numero che indica il tempo in nsec.

Domanda 17	In condizioni ideali, quanto dura, complessivamente, una transazione di lettura? Esprimere il risultato con un numero che indica il tempo in nsec.
Risposta non	
ancora data	Risposta:
Punteggio max.: 2	
Domanda 18	
	In condizioni ideali, quanto dura, complessivamente, una transazione di lettura se la frequenza si dimezza? Esprimere il risultato con un numero che indica il
Risposta non	tempo in nsec.
ancora data	Risposta:
Punteggio max.: 2	nisposa.
Domanda 19	Scrivere un programma in linguaggio assemblativo 8088 che, letti tre dati a, b e c in memoria principale, memorizza nel registro AX il più grande dei tre.
Risposta non	
ancora data	
Punteggio max.: 5	
Domanda 20	Esercizio su architetture. Lasciare il campo sottostante vuoto e svolgere sul foglio ricevuto l'esercizio sulle architetture delle CPU.
Risposta non	Laboratio da arantetario. Laboraro ir darripo sottostante vadto e svolgere sur rogiro ricevato i esercizio sulle architetture uelle opo.
ancora data	
	Paragrafo
Punteggio max.: 10	

Percorso: p